



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年10月20日

出 願 番 号

Application Number:

特願2000-320402

出 顏 人
Applicant(s):

日本電気株式会社

2001年 7月27日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

74410431

【提出日】

平成12年10月20日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 27/108

【発明の名称】

半導体装置及び半導体装置の製造方法

【請求項の数】

10

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

佐藤 好弘

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100096231

【弁理士】

【氏名又は名称】

稲垣 清

【電話番号】

03-5295-0851

【手数料の表示】

【予納台帳番号】

029388

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9303567

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

半導体装置及び半導体装置の製造方法

【特許請求の範囲】

【請求項1】 カーボンを含む原料ガスを使って成膜した絶縁膜を有するト ランジスタ構造をシリコン基板上に備えた半導体装置において、

カーボンがシリコン基板側に拡散するのを防止する膜として、シリコン窒化膜が、前記絶縁膜と前記シリコン基板との間に形成されていることを特徴とする半導体装置。

【請求項2】 前記絶縁膜がタンタルオキサイド(Ta_2O_5)膜であることを特徴とする請求項1に記載の半導体装置。

【請求項3】 半導体装置がトランジスタ部とキャパシタ部を備えるDRA Mであって、前記タンタルオキサイド膜が前記キャパシタ部の容量絶縁膜であることを特徴とする請求項2に記載の半導体装置。

【請求項4】 層間絶縁膜を貫通して、シリコン基板内に形成された拡散層と接続するコンタクトを備え、

カーボン拡散防止膜として、シリコン窒化膜が、前記コンタクトと前記拡散層 との接続部を除いた領域を横断して前記シリコン基板上に成膜されていることを 特徴とする請求項3に記載の半導体装置。

【請求項5】 第1層間絶縁膜を貫通して、シリコン基板内に形成された拡散層と接続するコンタクトと、キャパシタ部の下部電極と前記コンタクトとの間に第2及び第3層間絶縁膜を貫通して介在し、前記下部電極を前記コンタクトに接続する容量コンタクトとを備え、

シリコン窒化膜が、カーボン拡散防止膜として、前記下部電極と前記容量コンタクトとの接続部を除いた領域を横断して前記第3層間絶縁膜上に成膜されていることを特徴とする請求項3に記載の半導体装置。

【請求項6】 第1層間絶縁膜を貫通して、シリコン基板内に形成された拡 散層と接続するコンタクトと、キャパシタ部の下部電極と前記コンタクトとの間 に第2及び第3層間絶縁膜を貫通して介在し、前記下部電極を前記コンタクトに 接続する容量コンタクトとを備え、

シリコン窒化膜が、カーボン拡散防止膜として、前記容量コンタクトを除いた 領域を横断して前記第3層間絶縁膜中に成膜されていることを特徴とする請求項 3に記載の半導体装置。

【請求項7】 シリコン基板上にワード線を形成した後、カーボン拡散防止膜としてシリコン窒化膜を基板全面に成膜する工程と、

前記シリコン窒化膜上に第1層間絶縁膜を成膜して前記ワード線を埋設した後、前記シリコン窒化膜に対して選択的なエッチング法によって前記第1層間絶縁膜をエッチングしてセルコンタクトホールを開口し、前記セルコンタクトホールの底部に前記シリコン窒化膜を露出させる工程と、

前記セルコンタクトホールの底部に露出した前記シリコン窒化膜を選択的にエッチングして除去し、前記シリコン基板を露出させる工程と、

前記セルコンタクトホールを埋め込み、前記シリコン基板の拡散層に接続する セルコンタクト・プラグを形成する工程と

を有することを特徴とする半導体装置の製造方法。

【請求項8】 シリコン基板上にワード線を形成し、次いで第1層間絶縁膜を成膜してワード線を埋設した後、前記第1層間絶縁膜を貫通して前記シリコン基板の拡散層に接続するセルコンタクト・プラグを形成する工程と、

前記第1層間絶縁膜上に、第2層間絶縁膜、更にビット線を形成し、続いて第3層間絶縁膜を基板全面に成膜して前記ビット線を埋設した後、前記第3層間絶縁膜及び第2層間絶縁膜を貫通し、前記セルコンタクト・プラグに接続する容量コンタクト・プラグを形成する工程と、

前記第3層間絶縁膜及び前記容量コンタクト・プラグ上にカーボン拡散防止膜 としてシリコン窒化膜を成膜する工程と、

前記シリコン窒化膜上に第4層間絶縁膜を形成し、次いでパターニングして前 記第4層間絶縁膜を貫通して前記シリコン窒化膜を露出させた凹部状のシリンダ ー型キャパシタ形成部を開口し、前記シリンダー型キャパシタ形成部の底部に露 出した前記シリコン窒化膜を選択的にエッチングして除去する工程と

を備えていることを特徴とする半導体装置の製造方法。

【請求項9】 シリコン基板上にワード線を形成し、次いで第1層間絶縁膜

を成膜してワード線を埋設した後、前記第1層間絶縁膜を貫通して前記シリコン 基板の拡散層に接続するセルコンタクト・プラグを形成する工程と、

前記第1層間絶縁膜上に、第2層間絶縁膜、更にビット線を形成し、続いて第3層間絶縁膜を基板全面に成膜して前記ビット線を埋設した後、前記第3層間絶縁膜上にカーボン拡散防止膜としてシリコン窒化膜を成膜する工程と、

前記シリコン窒化膜、前記第3層間絶縁膜及び前記第2層間絶縁膜を貫通し、 前記セルコンタクト・プラグに接続する容量コンタクト・プラグを形成する工程 と

を有することを特徴とする半導体装置の製造方法。

【請求項10】 シリコン基板上にワード線を形成し、次いで第1層間絶縁膜を成膜してワード線を埋設した後、前記第1層間絶縁膜を貫通して前記シリコン基板の拡散層に接続するセルコンタクト・プラグを形成する工程と、

前記第1層間絶縁膜上に、第2層間絶縁膜、更にビット線を形成し、更に基板 全面にカーボン拡散防止膜としてシリコン窒化膜を成膜する工程と、

第3層間絶縁膜を基板全面に成膜して前記シリコン窒化膜で覆われたビット線を埋設し、前記シリコン窒化膜に対して選択的なエッチング法によって前記第3層間絶縁膜をエッチングして、容量コンタクト形成用のコンタクトホールを形成して前記コンタクトホールの底部に前記シリコン窒化膜を露出させ、更に前記シリコン窒化膜を選択的にエッチングして前記第2層間絶縁膜を前記コンタクトホールの底部に露出させる工程と、

前記コンタクトホールの底部に露出した前記第2層間絶縁膜をエッチングして、前記コンタクトホールを前記セルコンタクト・プラグに連通させ、続いて前記コンタクトホールを導電性材料で埋め込んで前記セルコンタクト・プラグに接続した容量コンタクト・プラグを形成する工程と

を有することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及び半導体装置の製造方法に関し、更に詳細には、カー

ボンを含む原料ガスを使って成膜した絶縁膜を含むトランジスタ構造をシリコン 基板上に備え、しかも優れたトランジスタ特性を示す半導体装置、及びそのよう な半導体装置の製造方法に関するものである。

[0002]

【従来の技術】

ダイナミック・ランダム・アクセス・メモリ(以下、DRAMと言う)は、一般に、1個のMOSFETと、1個のキャパシタとで構成されている。DRAMのキャパシタ部は、下部電極と、下部電極と対になる上部電極と、両電極間に介在する高誘電体膜からなる容量絶縁膜との3層構造となっている。

近年、DRAMの微細化に伴い、キャパシタ部の占有面積を縮小せざるを得なくなっている。

そこで、十分な静電容量を確保するために、キャパシタの容量絶縁膜の材料として、シリコン窒化膜より比誘電率の大きな高誘電体膜、例えばタンタルオキサイド(Ta_2O_5)が用いられている。

[[0003]

ここで、図16及び図17を参照して、従来のDRAMの構成を説明する。図16(a)は従来のDRAMの基板上のワード線に直交するワード線層の縦断面を示す断面図、及び図16(b)はワード線に平行なワード線層の縦断面を示す断面図である。図17はワード線層上のビット線層及びシリンダー型キャパシタ部のワード線に平行な縦断面を示す断面図である。

先ず、図16(a)及び(b)を参照して、従来の構成のDRAM10のワード線層の構成を説明する。

素子分離領域として設けられたSTI (Shallow Trench Isolation、浅素子分離溝) 14によって区画されたシリコン基板12の表面層のトランジスタ形成領域には、チャネル領域及びソース領域/ドレイン領域(図示せず)を含む拡散層が形成されている。

[0004]

DRAM10のワード線22は、トランジスタ形成領域上に形成され、ゲート酸化膜15、リン・ドープト・ポリシリコン膜 (Phosphorous-doped Polysilico

n、以下、DOPOS膜と言う) 16、WSi膜(Tungsten Silicide) 18、及びシリコン窒化膜20からなる積層膜の配線とシリコン窒化膜サイドウォール24とから形成され、拡散層上ではゲート電極を構成する。

ワード線22上には第1層間絶縁膜26が形成され、かつ、ワード線22間には第1層間絶縁膜26を貫通してシリコン基板12に到達するセルコンタクトホール28が形成されている。セルコンタクトホール28は、DOPOS、タングステン(W、Tungsten)等の導電性材料で埋め込まれ、セルコンタクト・プラグ30を形成している。

[0005]

次に、図17を参照して、ビット線38及びシリンダー型キャパシタ形成部50の構成を説明する。尚、図17では、ビット線38及びシリンダー型キャパシタ形成部50は、ワード線に平行な断面、つまりビット線に直交する縦断面として示されている。

第1層間絶縁膜26上には、第2層間絶縁膜32を介して、窒化タングステン (WN、Tungsten Nitride) 膜33、タングステン (W、Tungsten) 膜34及びシリコン窒化膜36の積層膜の配線とシリコン窒化膜サイドウォール40とからなるビット線38が、第3層間絶縁膜42内に埋設されるようにして形成されている。

また、ビット線38間に形成されたコンタクトホール44は、DOPOS、タングステン(W)等の導電性材料で埋め込まれ、容量コンタクト・プラグ46を形成している。

第3層間絶縁膜42及び容量コンタクト・プラグ46上には、キャパシタ部形成用の第4層間絶縁膜48が成膜され、容量コンタクト・プラグ46を露出させる深い凹部状のシリンダー型キャパシタ形成部50が第4層間絶縁膜48を貫通して開口している。

図示しないが、シリンダー型キャパシタ形成部50には、下部電極、Ta₂O 5 膜からなる容量絶縁膜及び上部電極が形成されている。

[0006]

図18から図21を参照して、DRAMを作製する従来の方法を説明する。図

18(a)から(c)、図19(d)と(e)、図20(f)から(h)、及び図21(i)から(k)は、従来の方法に従ってDRAMを作製する際の工程毎の断面図である。尚、図18(a)から(c)、及び図19(d)はワード線に直交する縦断面図であり、図19(e)、図20(f)から(h)、及び図21(i)から(k)はワード線に平行で、かつビット線に直交する縦断面図である

先ず、図18(a)に示すように、シリコン基板12に素子分離領域としてSTI14を形成してトランジスタ形成領域を区画し、トランジスタ形成領域にチャネル領域及びソース領域/ドレイン領域(図示せず)を含む拡散層を形成した後、ゲート酸化膜15、DOPOS膜16、WSi膜18、及びシリコン窒化膜20からなる積層膜の配線を形成する。

[0007]

次いで、積層膜の配線上にシリコン窒化膜24を成膜し、続いてエッチバックして、図18(b)に示すように、積層膜の配線の側壁にシリコン窒化膜サイドウォール24を形成する。これにより、積層膜の配線にサイドウォールを備えたワード線22が形成される。ワード線22は拡散層上ではゲート電極を構成する

続いて、図18(c)に示すように、第1層間絶縁膜26を基板全面に成膜してワード線22を埋設した後、シリコン窒化膜20、24に対して選択的なエッチング法によって第1層間絶縁膜26をエッチングして、シリコン基板12を露出させたセルコンタクトホール28を開口する。

[0008]

次いで、図19(d)及び図(e)に示すように、DOPOS、タングステン(W)等の導電性材料30を基板全面に堆積させてセルコンタクトホール28を埋め込み、全面エッチバックまたはCMP(Chemical Mechanical Polish)法によって第1層間絶縁膜26上の導電性材料30を除去して、シリコン基板12の拡散層に接続するセルコンタクト・プラグ30を形成する。

[0009]

次に、図20(f)に示すように、第1層間絶縁膜26及びセルコンタクト・

プラグ30上に第2層間絶縁膜32を成膜し、更に第2層間絶縁膜32上に窒化 タングステン膜33、タングステン膜34及びシリコン窒化膜36からなる積層 膜の配線を形成する。

次いで、積層膜の配線上にシリコン窒化膜40を成膜し、続いてエッチバックして、図20(g)に示すように、積層膜の配線の側壁にシリコン窒化膜サイドウォール40を形成することにより、ビット線38を形成する。

次に、図20(h)に示すように、第3層間絶縁膜42を基板全面に成膜して ビット線38を埋設する。

[0010]

続いて、図21(i)に示すように、シリコン窒化膜36、40に対して選択的なエッチング法によって第3層間絶縁膜42及び第2層間絶縁膜32をエッチングして、セルコンタクト・プラグ30を露出させる容量コンタクト形成用のコンタクトホール44を形成する。

次いで、図21(j)に示すように、基板上にDOPOS、タングステン等の 導電性材料の膜を成膜してコンタクトホール44を導電性材料で埋め込み、次い で全面エッチバック又はCMP法を適用して第3層間絶縁膜42上の導電性膜を 除去して、セルコンタクト・プラグ30に接続する導電性材料からなる容量コン タクト・プラグ46を形成する。

次に、図21(k)に示すように、第3層間絶縁膜42及び容量コンタクト・プラグ46上にシリンダー型キャパシタ形成のための第4層間絶縁膜48を形成し、パターニングして、容量コンタクト・プラグ46を露出させたシリンダー型キャパシタ形成部50を開口する。

次いで、下部電極、 $Ta_2 O_5$ 膜、及び上部電極を形成して、シリンダー型キャパシタを形成する。 $Ta_2 O_5$ 膜を成膜する際には、Pentaethoxy-Tantalum($Ta(OC_2 H_5)_5$)を原料ガスとし、CVD法(Chemical Vapor Deposition:化学気相堆積法)によって成膜する。成膜時点では、 $Ta_2 O_5$ 酸化不足であることから、酸化(結晶化)処理を行い絶縁性を確保する。

[0011]

【発明が解決しようとする課題】

しかし、上述した従来の方法でDRAMを作製した場合、DRAMのトランジスタ特性が変動するという問題があった。

例えば、ゲート電圧とドレイン電流との関係を示す電流-電圧特性、特にしきい値電圧が、図15に示すように、設計値と異なった挙動を示す。図15の破線が従来の方法で作製したDRAMのトランジスタの電流-電圧特性であり、太線が設計値の電流-電圧特性である。

上述の説明では、DRAMを例に挙げて半導体装置のトランジスタ特性の変動を説明したが、この問題はカーボンを含む原料ガスを使って成膜した絶縁膜を含むトランジスタ構造をシリコン基板上に備えた半導体装置全般に該当する問題である。

[0012]

そこで、本発明の目的は、カーボンを含む原料ガスを使って成膜した絶縁膜を含むトランジスタ構造をシリコン基板上に備え、しかもトランジスタ特性の良好な半導体装置及びそのような半導体装置の製造方法を提供することである。

[0013]

【課題を解決するための手段】

本発明者は、課題を解決するために研究を続ける過程で、次のことを見い出した。

カーボンを含む原料ガスを使って成膜した $Ta_2 O_5$ 膜などの絶縁膜をキャパシタ部の容量絶縁膜として有する DRAMでは、 $Ta_2 O_5$ 膜の成膜中、および、成膜工程の後のプロセス工程で行う熱処理により、カーボンが、 SiO_2 膜などからなる層間絶縁膜中を拡散してシリコン基板に達する。

カーボンは、500℃という低温度でも、SiO₂ 膜中を容易に拡散してSi /SiO₂ 界面に集まり易いという性質を有しており、また、カーボンはシリコ ン中にドナー準位を形成するために正の固定電荷として働き、シリコン基板表層 に形成される各種トランジスタのトランジスタ特性に影響を及ぼす。

例えば、カーボンが、イオン化して層間絶縁膜を拡散し、シリコン基板のST I端に達したとき、P型シリコン基板を用いた、表面チャネルがnチャネルのト ランジスタに対して、正の固定電荷として働き、閾値低下やハンプ特性などを引

き起こし、デバイス設計上非常に重要視されるトランジスタ特性に悪影響を及ぼ す。

[0014]

そこで、本発明者は、トランジスタ特性に悪影響を及ぼすカーボンの拡散を防止するために、トランジスタが形成されるシリコン基板と Ta_2 O_5 などの容量 絶縁膜との間の層間絶縁膜中に LPCVD 法などで形成されるシリコン窒化膜(Si_3 N_4)を極薄く形成することにより、カーボンの拡散を防止することを着想し、実験を重ねて本発明を発明するに到った。

[0015]

上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置は、カーボンを含む原料ガスを使って成膜した絶縁膜を有するトランジスタ構造をシリコン基板上に備えた半導体装置において、

カーボンがシリコン基板側に拡散するのを防止する膜として、シリコン窒化膜が、絶縁膜とシリコン基板との間に形成されていることを特徴としている。

[0016]

カーボンを含む原料ガスを使って成膜した絶縁膜には、比誘電率が22から25であるタンタルオキサイド(Ta_2O_5)、チタン酸ストロンチウム($SrTiO_3$ (STO))、チタン酸ストロンチウムバリウム((Ba、Sr) TiO_3 (BST))、チタン酸鉛($PbTiO_3$ (PTO))、チタン酸ジルコン酸鉛(Pb(Ti、Zr) O_3 (PZT))等の比誘電率が100を越える高誘電体絶縁膜がある。

[0017]

本発明は、カーボンを含む原料ガスを使って成膜した絶縁膜を含むトランジスタ構造をシリコン基板上に備えた半導体装置である限り適用できるが、特に、トランジスタ部とキャパシタ部とを備えるDRAMであって、タンタルオキサイド膜がキャパシタ部の容量絶縁膜である半導体装置に好適に適用できる。

[0018]

実用的な本発明の適用例は、層間絶縁膜を貫通して、シリコン基板内に形成された拡散層と接続するコンタクトを備え、

カーボン拡散防止膜として、シリコン窒化膜が、コンタクトと拡散層との接続 部を除いた領域を横断してシリコン基板上に成膜されている、DRAMである。

[0019]

また、実用的な本発明の別の適用例は、第1層間絶縁膜を貫通して、シリコン 基板内に形成された拡散層と接続するコンタクトと、キャパシタ部の下部電極と コンタクトとの間に第2及び第3層間絶縁膜を貫通して介在し、下部電極をコン タクトに接続する容量コンタクトとを備え、

シリコン窒化膜が、カーボン拡散防止膜として、下部電極と容量コンタクトとの接続部を除いた領域を横断して第3層間絶縁膜上に成膜されている、DRAMである。

[0020]

また、実用的な本発明の更に別の適用例は、第1層間絶縁膜を貫通して、シリコン基板内に形成された拡散層と接続するコンタクトと、キャパシタ部の下部電極とコンタクトとの間に第2及び第3層間絶縁膜を貫通して介在し、下部電極をコンタクトに接続する容量コンタクトとを備え、

シリコン窒化膜が、カーボン拡散防止膜として、容量コンタクトを除いた領域 を横断して第3層間絶縁膜中に成膜されている、DRAMである。

[0021]

本発明に係る半導体装置の製造方法(以下、第1の発明方法と言う)は、シリコン基板上にワード線を形成した後、カーボン拡散防止膜としてシリコン窒化膜を基板全面に成膜する工程と、

シリコン窒化膜上に第1層間絶縁膜を成膜してワード線を埋設した後、シリコン窒化膜に対して選択的なエッチング法によって第1層間絶縁膜をエッチングしてセルコンタクトホールを開口し、セルコンタクトホールの底部にシリコン窒化膜を露出させる工程と、

セルコンタクトホールの底部に露出したシリコン窒化膜を選択的にエッチング して除去し、シリコン基板を露出させる工程と、

セルコンタクトホールを埋め込み、シリコン基板の拡散層に接続するセルコン タクト・プラグを形成する工程と を有することを特徴としている。

[0022]

本発明に係る半導体装置の別の製造方法(以下、第2の発明方法と言う)は、 シリコン基板上にワード線を形成し、次いで第1層間絶縁膜を成膜してワード線 を埋設した後、第1層間絶縁膜を貫通してシリコン基板の拡散層に接続するセル コンタクト・プラグを形成する工程と、

第1層間絶縁膜上に、第2層間絶縁膜、更にビット線を形成し、続いて第3層間絶縁膜を基板全面に成膜してビット線を埋設した後、第3層間絶縁膜及び第2層間絶縁膜を貫通し、セルコンタクト・プラグに接続する容量コンタクト・プラグを形成する工程と、

第3層間絶縁膜及び容量コンタクト・プラグ上にカーボン拡散防止膜としてシ リコン窒化膜を成膜する工程と、

シリコン窒化膜上に第4層間絶縁膜を形成し、次いでパターニングして第4層間絶縁膜を貫通してシリコン窒化膜を露出させた凹部状のシリンダー型キャパシタ形成部を開口し、シリンダー型キャパシタ形成部の底部に露出したシリコン窒化膜を選択的にエッチングして除去する工程と

を備えていることを特徴としている。

[0023]

本発明に係る半導体装置の更に別の製造方法(以下、第3の発明方法と言う)は、シリコン基板上にワード線を形成し、次いで第1層間絶縁膜を成膜してワード線を埋設した後、第1層間絶縁膜を貫通してシリコン基板の拡散層に接続するセルコンタクト・プラグを形成する工程と、

第1層間絶縁膜上に、第2層間絶縁膜、更にビット線を形成し、続いて第3層間絶縁膜を基板全面に成膜してビット線を埋設した後、第3層間絶縁膜上にカーボン拡散防止膜としてシリコン窒化膜を成膜する工程と、

シリコン窒化膜、第3層間絶縁膜及び第2層間絶縁膜を貫通し、セルコンタクト・プラグに接続する容量コンタクト・プラグを形成する工程と

を有することを特徴としている。

[0024]

本発明に係る半導体装置の更に別の製造方法(以下、第4の発明方法と言う)は、シリコン基板上にワード線を形成し、次いで第1層間絶縁膜を成膜してワード線を埋設した後、第1層間絶縁膜を貫通してシリコン基板の拡散層に接続するセルコンタクト・プラグを形成する工程と、

第1層間絶縁膜上に、第2層間絶縁膜、更にビット線を形成し、更に基板全面 にカーボン拡散防止膜としてシリコン窒化膜を成膜する工程と、

第3層間絶縁膜を基板全面に成膜してシリコン窒化膜で覆われたビット線を埋設し、シリコン窒化膜に対して選択的なエッチング法によって第3層間絶縁膜をエッチングして、容量コンタクト形成用のコンタクトホールを形成してコンタクトホールの底部にシリコン窒化膜を露出させ、更にシリコン窒化膜を選択的にエッチングして第2層間絶縁膜をコンタクトホールの底部に露出させる工程と、

コンタクトホールの底部に露出した第2層間絶縁膜をエッチングして、コンタクトホールをセルコンタクト・プラグに連通させ、続いてコンタクトホールを導電性材料で埋め込んでセルコンタクト・プラグに接続した容量コンタクト・プラグを形成する工程と

を有することを特徴としている。

[0025]

カーボン拡散防止膜としてのシリコン窒化膜は、緻密な膜質であることが重要である。そこで、第1から第4の発明方法では、カーボン拡散防止膜としてシリコン窒化膜を成膜する際に、緻密な膜質のシリコン窒化膜を成膜するために、700℃以上800℃以下の温度、0.1 $Torr以上2.75Torr以下の範囲の圧力、例えば750℃程度の温度及び0.2<math>Torr程度の圧力の成膜条件でLP-CVD法によってシリコン窒化膜を成膜する。LP-CVD法によって成膜したシリコン窒化膜は、化学量論的組成(Si<math>_3$ N $_4$ 膜)であって、密度が2.9g/ c m $_3$ から3.1g/ c m $_3$ と高いので、膜質が緻密である。

また、カーボン拡散防止膜としてのシリコン窒化膜(Si₃ N₄ 膜)の膜厚は、50Åから200Åである。50Å以下では本発明の効果が乏しく、また、200Å以上にしても本発明の効果は平衡に達し、厚くする意味がない。

尚、温度300℃程度でプラズマCVD法によって成膜したシリコン窒化膜は

、密度が 2.4 g/cm^3 から 2.8 g/cm^3 であって、LP-CVD法によるシリコン窒化膜に次いで好ましい。

[0026]

【発明の実施の形態】

以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。

半導体装置の実施形態例1

本実施形態例は、本発明に係る半導体装置をDRAMに適用した実施形態の一例であって、図1は本実施形態例のDRAMの要部の構成を示す断面図である。 図1に示す部位のうち、図16及び図17で示したものと同じものには同じ符号を付して説明を省略する。

本実施形態例の半導体装置 60 は、カーボンを含む原料ガス、例えば Ta (O C_2 H_5) $_5$ を使って成膜した Ta_2 O_5 膜をキャパシタ部の容量絶縁膜として有する DRAMであって、図 1 に示すように、セルコンタクト・プラグ 30 を形成したコンタクトホール 28 の底部を除くシリコン基板 12 上に、膜厚 100 Aの Si_3 N_4 膜 62 が、キャパシタ部の容量絶縁膜(Ta_2 O_5 膜)を成膜する際に生じるカーボンの拡散を防止するカーボン拡散防止膜として成膜されている

DRAM60は、第1層間絶縁膜26を貫通して、シリコン基板12内に形成された拡散層と接続するセルコンタクト・プラグ30を備え、カーボン拡散防止膜として、 Si_3N_4 膜62が、セルコンタクト・プラグ30と拡散層との接続部を除いた領域を横断してシリコン基板12ないしワード線22の上面及び側面に成膜されている。

これを除いて、本実施形態例のDRAM60は、図16及び図17を参照して 説明した従来のDRAM10のトランジスタ部及びキャパシタ部と同じ構成を備 えている。

尚、半導体装置の実施形態例1から3及び半導体装置の製造方法の実施形態例1から4では、第1から第4層間絶縁膜には、SiO₂膜を使用している。

[0027]

半導体装置の製造方法の実施形態例1

本実施形態例は、第1の発明方法に係る半導体装置の製造方法を実施形態例1のDRAM60の製造に適用した実施形態の一例であって、図2(a)から(c)、及び図3(d)から(f)は、それぞれ、本実施形態例の製造方法に従って実施形態例1のDRAM60を製造する際の各工程毎の断面図である。図2及び図3に示す部位のうち、図16から図21で示した同じものには同じ符号を付して説明を省略する。

従来の製造方法と同様に、先ず、図2(a)に示すように、シリコン基板12に素子分離領域としてSTI14を形成してトランジスタ形成領域を区画し、続いてトランジスタ形成領域にチャネル領域及びソース領域/ドレイン領域(図示せず)を含む拡散層を形成した後、ゲート酸化膜15、DOPOS膜16、WSi膜18、及びシリコン窒化膜20の積層膜からなる配線を形成する。

[0028]

次いで、積層膜の配線上にシリコン窒化膜24を成膜し、続いてエッチバックして、図2(b)に示すように、積層膜の配線の側壁にシリコン窒化膜サイドウォール24を形成することにより、ワード線22を形成する。拡散層上のワード線22はゲート電極を構成する。

続いて、図 2 (c) に示すように、基板全面にLP-CVD法によって膜厚 1 0 0 $^{\text{A}}$ のブランケットシリコン窒化膜 (S $^{\text{i}}$ $^{\text{3}}$ $^{\text{N}}$ $^{\text{4}}$ 膜) 6 2 を成膜する。

本実施形態例でブランケットシリコン窒化膜(Si_3N_4 膜)62を成膜する際には、成膜方法としてLP-CVD法を用い、温度が760℃、圧力が0.2 Torrで膜厚100Åの化学量論的組成(Si_3N_4)が得られるガス流量条件を用いた。また、原料ガスの組成及び流量は、ジクロロシランが75 sccm、アンモニアが750 sccmであった。成膜条件は、実施形態例2から4の方法でも同じである。

尚、カーボンの拡散を防止するためには、緻密な膜質のシリコン窒化膜が要求 されるので、プラズマCVD法で形成される化学量論的組成からずれるシリコン 窒化膜より、LP-CVD法で形成されたSi₃N₄膜の方が好ましい。

[0029]

次いで、図3(e)に示すように、セルコンタクトホール28の底部の Si_3 N_4 膜62を選択的にエッチングして除去して、シリコン基板12を露出させる。この際、図3(e)に示すように、セルコンタクトホール28の開口部肩部の Si_3 N_4 膜62も除去されるが、シリコン窒化膜20及びサイドウォールシリコン窒化膜24が残留するので、本発明の目的及び効果に支障が生じるようなことはない。

次に、図3(f)に示すように、DOPOS、タングステン(W)等の導電性 材料30を基板全面に堆積させてセルコンタクトホール28を埋め込み、全面エッチバック又はCMP法によって第1層間絶縁膜26上の導電性材料30を除去 して、シリコン基板12の拡散層に接続するセルコンタクト・プラグ30を形成 する。

以下、図20(f)から図21(k)を参照して説明した従来の方法に従って、各工程を実施して、DRAM60を作製する。

[0.030]

半導体装置の実施形態例 2

本実施形態例は、本発明に係る半導体装置をDRAMに適用した実施形態の別の例であって、図4は本実施形態例のDRAMの構成を示す断面図である。図4に示す部位のうち、図16及び図17に示したものと同じものには同じ符号を付して説明を省略する。

本実施形態例の半導体装置 70は、カーボンを含む原料ガス、即ちTa(OC 2^{H_5}) $_5$ を使って成膜した Ta_2 O_5 膜をキャパシタ部の容量絶縁膜として有するDRAMであって、図4に示すように、シリンダー型キャパシタ形成部 50 の底部を除く第3層間絶縁膜 42 上の領域に、膜厚 100 Aの Si_3 N_4 膜 72 が、キャパシタ部の容量絶縁膜(Ta_2 O_5 膜)を成膜する際に生じるカーボンの拡散を防止するカーボン拡散防止膜として成膜されている。

[0031]

つまり、本実施形態例のDRAM70は、第1層間絶縁膜26を貫通して、シリコン基板12内に形成された拡散層と接続するセルコンタクト・プラグ30と、キャパシタ部58の下部電極52とセルコンタクト・プラグ30との間に第2層間絶縁膜32及び第3層間絶縁膜42を貫通して介在し、下部電極52をセルコンタクト・プラグ30に接続する容量コンタクト・プラグ46とを備え、Si3N4 膜72が、カーボン拡散防止膜として、下部電極52と容量コンタクト・プラグ46との接続部を除いた領域を横断して第3層間絶縁膜42上に成膜されている。

これを除いて、本実施形態例のDRAM70は、図16から図17を参照して 説明した従来のDRAM10のトランジスタ部及びキャパシタ部と同じ構成を備 えている。

尚、本実施形態例のDRAMは、図4に示すように、容量コンタクト・プラグ46と接続される下部電極52としてHSG化されたDOPOS膜、容量絶縁膜54として膜厚80ÅのTa $_2$ O $_5$ 膜、及び上部電極(プレート電極)56としてTiN膜からなるキャパシタ58をシリンダー型キャパシタ形成部50内に備えている。

[0032]

半導体装置の製造方法の実施形態例2

本実施形態例は、第2の発明方法に係る半導体装置の製造方法を実施形態例2のDRAM70の製造に適用した実施形態の一例であって、図5(a)から(c)、及び図6(d)から(f)、図7(g)から(i)、及び図8(j)から(1)は、それぞれ、本実施形態例の製造方法に従って実施形態例2のDRAM70を製造する際の各工程毎の断面図である。図5から図8に示す部位のうち、図16から図21に示すものと同じものには同じ符号を付して説明を省略する。

[0033]

先ず、従来の方法と同様にして、図18(a)から(c)に示すように、シリコン基板12にSTI14を形成し、トランジスタ形成領域にチャネル領域及びソース領域/ドレイン領域(図示せず)を含む拡散層を形成した後、ゲート酸化

膜15、DOPOS膜16、WSi膜18、及びシリコン窒化膜20の積層膜の 配線と、シリコン窒化膜サイドウォール24とからなるワード線22を形成する

次いで、図19(d)及び(e)に示すように、第1層間絶縁膜26を基板全面に成膜してワード線22を埋設した後、第1層間絶縁膜26をエッチングして、セルコンタクトホール28を形成する。

次に、DOPOS、タングステン(W)等の導電性材料30を基板全面に堆積させてセルコンタクトホール28を埋め込み、次いで全面エッチバック又はCM P法を施して第1層間絶縁膜26を露出させると共にセルコンタクト・プラグ3 0を形成する。

これにより、図5 (a)に示す断面形状の構造を有するものがDRAMの中間 製品として形成される。

[0034]

次に、図5(b)に示すように、第1層間絶縁膜26及びセルコンタクト・プラグ30上に第2層間絶縁膜32を成膜し、更に第2層間絶縁膜32上にWN膜33、W膜34及びシリコン窒化膜36の積層膜からなる配線を形成する。

次いで、積層膜の配線上にシリコン窒化膜40を成膜し、続いてエッチバック して、図5(c)に示すように、積層膜の配線の側壁にシリコン窒化膜サイドウ オール40を形成することにより、ビット線38を形成する。

[0035]

次に、図6(d)に示すように、第3層間絶縁膜42を基板全面に成膜してビット線38を埋設する。

続いて、図6(e)に示すように、シリコン窒化膜36、40に対して選択的なエッチング法によって第3層間絶縁膜42及び第2層間絶縁膜32をエッチングして、セルコンタクト・プラグ30を露出させた容量コンタクト形成用のコンタクトホール44を形成する。

次いで、図6(f)に示すように、基板上にDOPOS膜、タングステン膜等の導電性材料の膜を成膜してコンタクトホール44を導電性材料で埋め込み、次いで全面エッチバック又はCMP法を適用して第3層間絶縁膜42上の導電性材

料膜を除去して、セルコンタクト・プラグ30に接続する導電性材料からなる容量コンタクト・プラグ46を形成する。

[0036]

次に、図7(g)に示すように、第3層間絶縁膜42及び容量コンタクト・プラグ46上にLP-CVD法によって膜厚100Åのブランケットシリコン窒化膜(Si $_3$ N $_4$ 膜)72を成膜する。

続いて、図7(h)に示すように、 Si_3N_4 膜72上にシリンダー型キャパシタ形成のための第4層間絶縁膜48を形成し、次いでエッチングしてパターニングし、 Si_3N_4 膜72を露出させた深い凹部状のシリンダー型キャパシタ形成部50を形成する。

次いで、図7(i)に示すように、シリンダー型キャパシタ形成部50の底部上の Si_3N_4 膜72を選択的にエッチングして除去し、容量コンタクト・プラグ46を露出させる。

[0037]

次に、図8(j)に示すように、シリンダー型キャパシタ形成部50の底面及び側面にDOPOS膜52を形成する。

更に、図8(k)に示すように、DOPOS膜52の表面をHSG (Hemisphe rical Grain) 化53して下部電極とする。

続いて、図8(1)に示すように、HSG化したDOPOS膜52上に Ta_2 O₅ 膜54を成膜して容量絶縁膜とし、更にTiN膜56を Ta_2 O₅ 膜54上にCVD法により成膜し、パターニングを施して上部電極(プレート電極)56とし、キャパシタ58を作製する。

 Ta_2O_5 膜を成膜する際には、原料ガスとして $Ta(OC_2H_5)_5$ を使用し、450 ℃程度の温度および4 Torr程度の圧力でC V D 法により膜厚80 Å程度の Ta_2O_5 を成膜する。次に、500 ℃程度の温度で、U V $-O_3$ (UI tra Violet Ozone) により酸化を行い、更に、750 ℃程度の温度で O_2 ドライ酸化により結晶化を行って、化学量論的組成の Ta_2O_5 膜を形成する。

[0038]

半導体装置の製造方法の実施形態例3

本実施形態例は、第3の発明方法に係る半導体装置の製造方法を実施形態例2のDRAM70の製造に適用した実施形態の別の例であって、図9(a)から図9(c)及び図10は、本実施形態例の製造方法に従って実施形態例2のDRAMを製造する際の各工程毎の断面図である。また、図9及び図10に示す部位のうち、図16及び図17に示すものと同じものには同じ符号を付して説明を省略する。

[0039]

本実施形態例では、実施形態例2の方法と同様にして、シリコン基板12にSTI14を形成し、トランジスタ形成領域にチャネル領域及びソース領域/ドレイン領域(図示せず)を含む拡散層を形成した後、ゲート酸化膜15、DOPOS膜16、TiSi膜18、及びシリコン窒化膜20の積層膜の配線とシリコン窒化膜サイドウォール24とを有するワード線22を形成する。

続いて、第1層間絶縁膜26を基板全面に成膜してワード線22を埋設した後、第1層間絶縁膜26をエッチングして、セルコンタクトホール28を形成する

次に、DOPOS膜、タングステン(W)等の導電性材料30を基板全面に堆積させてセルコンタクトホール28を埋め込み、次いで全面エッチバック又はCMP法を施して、セルコンタクト・プラグ30を形成する。

[0040]

更に、実施形態例2の方法と同様にして、第1層間絶縁膜26及びセルコンタクト・プラグ30上に第2層間絶縁膜32を成膜し、更に第2層間絶縁膜32上にWN膜33、W膜34及びシリコン窒化膜36の積層膜の配線と、シリコン窒化膜サイドウォール40とを有するビット線38を形成する。

次に、第3層間絶縁膜42を基板全面に成膜してビット線38を埋設する。

これにより、実施形態例2の方法の図6(d)に示す構造のDRAMの中間製品を得ることができる。

[0041]

本実施形態例の方法では、実施形態例2の方法とは異なり、図9(a)に示すように、第3層間絶縁膜42上にLP-CVD法によって膜厚100Åのブラン

ケットシリコン窒化膜 (Si_3N_4 膜) 72を成膜する。

次いで、容量コンタクトホール・パターンを有するレジスト膜からなるマスク (図示せず)をブランケットシリコン窒化膜72上に形成し、続いてマスクを使ってブランケットシリコン窒化膜72をエッチングする。

ブランケットシリコン窒化膜 72をエッチングした後、図 9 (b) に示すように、シリコン窒化膜 36、40、及び $8i_3$ N_4 膜 72に対して選択的なエッチング法によって第 3 層間絶縁膜 42 及び第 2 層間絶縁膜 32 をエッチングして、容量コンタクト形成用のコンタクトホール 44 を形成してセルコンタクト・プラグ 30 を露出させる。

次いで、図9(c)に示すように、基板上にDOPOS膜、タングステン膜等の導電性材料の膜を成膜してコンタクトホール 4 を導電性材料で埋め込み、次いで全面エッチバック又はСMP法を適用してS i_3 N $_4$ 膜 7 2 上の導電性材料膜を除去して、セルコンタクト・プラグ 3 0 に接続した導電性材料からなる容量コンタクト・プラグ 4 6 を形成する。

[0042]

次に、図10に示すように、 Si_3N_4 膜72上及び容量コンタクト・プラグ 46上にシリンダー型キャパシタ形成のための第4層間絶縁膜48を形成し、パターニングして、容量コンタクト・プラグ46に連通する深い凹部状のシリンダー型キャパシタ形成部50を形成する。

以下、実施形態例2の方法と同様にして、下部電極、容量絶縁膜及び上部電極 を形成する。

[0043]

半導体装置の実施形態例3

本実施形態例は、本発明に係る半導体装置をDRAMに適用した実施形態の更に別の例であって、図11は本実施形態例のDRAMの構成を示す断面図である。図11に示す部位のうち、図16及び図17に示すものと同じものには同じ符号を付して説明を省略する。

本実施形態例の半導体装置 8 0 は、カーボンを含む原料ガス、例えば Ta (O C_2 H_5) $_5$ を使って成膜した Ta_2 O_5 膜をキャパシタ部の容量絶縁膜として

有するDRAMであって、図11に示すように、容量コンタクト・プラグ46の形成領域を除く第2層間絶縁膜32上の領域に、キャパシタ部の容量絶縁膜(T a_2 O $_5$ 膜)を成膜する際に生じるカーボンの拡散を防止するカーボン拡散防止膜として膜厚100AのS i_3 N $_4$ 膜82が成膜されている。

[0044]

本実施形態例のDRAM80は、第1層間絶縁膜26を貫通して、シリコン基板12内に形成された拡散層と接続するセルコンタクト・プラグ30と、キャパシタ部の下部電極とセルコンタクト・プラグ30との間に第2層間絶縁膜32及び第3層間絶縁膜42を貫通して介在し、下部電極をセルコンタクト・プラグ30に接続する容量コンタクト・プラグ46とを備え、Si₃N₄膜82が、カーボン拡散防止膜として、容量コンタクト・プラグ46を除いた領域を横断して第2層間絶縁膜32上ないし第3層間絶縁膜42中に成膜されている。

これを除いて、本実施形態例のDRAM80は、図16から図17を参照して 説明した従来のDRAM10のトランジスタ部及びキャパシタ部と同じ構成を備 えている。

尚、本実施形態例のDRAM80は、図示しないが、実施形態例2のDRAM70と同様に、下部電極52としてHSG化されたDOPOS膜、容量絶縁膜54としてTa $_2$ O $_5$ 膜、及び上部電極(プレート電極)56としてTiN膜からなるキャパシタ58をシリンダー型キャパシタ形成部50に有する。

[0045]

半導体装置の製造方法の実施形態例4

本実施形態例は、第4の発明方法に係る半導体装置の製造方法を実施形態例3のDRAM80の製造に適用した実施形態の一例であって、図12(a)から図12(c)、及び図13(d)から図13(f)は、それぞれ、本実施形態例の製造方法に従って実施形態例3のDRAMを製造する際の各工程毎の断面図である。図12及び図13に示す部位のうち、図18から図21に示すものと同じものには同じ符号を付して説明を省略する。

[0046]

先ず、実施形態例2の方法と同様にして、シリコン基板12にSTI14を形

成し、トランジスタ形成領域にチャネル領域及びソース領域/ドレイン領域(図示せず)を含む拡散層を形成した後、ゲート酸化膜15、DOPOS膜16、TiSi膜18、及びシリコン窒化膜20の積層膜の配線とシリコン窒化膜サイドウォール24とを有するワード線22を形成し、第1層間絶縁膜26を基板全面に成膜してワード線22を埋設した後、第1層間絶縁膜26をエッチングして、セルコンタクトホール28を形成する。

次に、DOPOS、タングステン(W)等の導電性材料30を基板全面に堆積 させてセルコンタクトホール28を埋め込み、次いで全面エッチバック又はCM P法を施して、セルコンタクト・プラグ30を形成する。

更に、第1層間絶縁膜26及びセルコンタクト・プラグ30上に第2層間絶縁膜32を成膜し、更に第2層間絶縁膜32上にWN膜33、W膜34、及びシリコン窒化膜36の積層膜の配線とシリコン窒化膜サイドウォール40とを有するビット線38を形成する。

これにより、図5(c)に示す断面構造の中間体を形成することができる。

[0047]

次いで、図12 (b) に示すように、第3 層間絶縁膜42 を基板全面に成膜して Si_3 N_4 膜82で覆われたビット線38 を埋設し、 Si_3 N_4 膜82に対して選択的なエッチング法によって第3 層間絶縁膜42 をエッチングして、容量コンタクト形成用のコンタクトホール44 を形成すると共にコンタクトホール44 の底部に Si_3 N_4 膜82 を露出させる。

次いで、図12(c)に示すように、コンタクトホール44の底部に露出した Si_3N_4 膜82を選択的にエッチングして第2層間絶縁膜32をコンタクトホール44の底部に露出させる。

[0048]

次に、図13(d)に示すように、更に、コンタクトホール44の底部に露出 した第2層間絶縁膜32をエッチングしてコンタクトホール44をセルコンタク

ト・プラグ30に連通させる。

続いて、図13(e)に示すように、基板上にDOPOS膜、タングステン膜等の導電性材料の膜を成膜してコンタクトホール44を導電性材料で埋め込み、次いで全面エッチバック又はCMP法を適用して第3層間絶縁膜42上の導電性材料膜を除去して、セルコンタクト・プラグ30に接続した導電性材料からなる容量コンタクト・プラグ46を形成する。

次に、図13(f)に示すように、第3層間絶縁膜42及び容量コンタクト・プラグ46上にシリンダー型キャパシタ形成のための第4層間絶縁膜48を形成し、パターニングして、深い凹部状のシリンダー型キャパシタ形成部50を形成すると共に容量コンタクト・プラグ46を露出させる。

以下、実施形態例2の方法と同様にして、下部電極、容量絶縁膜、及び上部電極を形成する。

[0049]

実施形態例1のDRAM60では、カーボン拡散防止膜として形成されたSi3N4 膜62 (梨地で表示)は、図14に示すように、セルコンタクト・プラグ30を形成したコンタクトホール28の底部を除く全ての領域、つまりワード線22上のみならず拡散層上、STI14上及びワード線22間の領域に形成され、ている。図14は実施形態例1のDRAM60の構造を図1の上から見た平面図である。

一方、従来のDRAM10では、ワード線22上のみにシリコン窒化膜24が 形成されている。

従って、実施形態例1のDRAM60は、従来のDRAM10に比べてシリコン基板12のシリコン窒化膜による被覆率が著しく高く、またシリコン窒化膜の膜質が緻密であるから、キャパシタ部の容量絶縁膜としてTa $_2$ O $_5$ 膜を成膜する際に生じるカーボンのシリコン基板への拡散を効果的に防止することができる

実施形態例1のDRAM60の構成を備えたDRAM試作品のトランジスタ部の電流-電圧特性は、図15に示すように、設計値通りの特性を示し、しきい値電圧も低い。

[0050]

図14では、実施形態例1のDRAM60を例にしてシリコン窒化膜の被覆率を説明したが、実施形態例2のDRAM70及び実施形態例3のDRAM80でも、シリコン基板12のシリコン窒化膜による被覆態様及び被覆率は、実施形態例1のDRAM60とほぼ同じである。

また、実施形態例2のDRAM70及び実施形態例3のDRAM80のそれぞれの構成を備えたDRAM試作品を作製し、電流-電圧特性を測定したところ、 実施形態例1のDRAM60の試作品と同様の結果を得た。

[0051]

【発明の効果】

本発明によれば、カーボンを含む原料ガスを使って成膜した絶縁膜、例えばT \mathbf{a} (\mathbf{OC}_2 \mathbf{H}_5) $_5$ を使って成膜したT \mathbf{a}_2 \mathbf{O}_5 膜を有するトランジスタ構造をシリコン基板上に備えた半導体装置において、カーボン拡散防止膜として、シリコン窒化膜をT \mathbf{a}_2 \mathbf{O}_5 膜とシリコン基板との間に形成することにより、T \mathbf{a}_2 \mathbf{O}_5 膜を成膜する際に発生するカーボンのシリコン基板側への拡散を効果的に防止することができる。

これにより、半導体装置のトランジスタ特性が所期の値より低下することを防止して、所期の良好なトランジスタ特性を維持することができる。

本発明方法は、本発明に係る半導体装置の好適な製造方法を実現している。

【図面の簡単な説明】

【図1】

実施形態例1のDRAMの要部の構成を示す断面図である。

【図2】

図2(a)から図2(c)は、それぞれ、実施形態例1の製造方法に従って実施形態例1のDRAMを製造する際の各工程毎の断面図である。

【図3】

図3(d)から図3(f)は、それぞれ、図2(c)に引き続いて、実施形態例1の製造方法に従って実施形態例1のDRAMを製造する際の各工程毎の断面図である。

【図4】

実施形態例2のDRAMの構成を示す断面図である。

【図5】

図5(a)から図5(c)は、それぞれ、実施形態例2の製造方法に従って実施形態例2のDRAMを製造する際の各工程毎の断面図である。

【図6】

図6(d)から図6(f)は、それぞれ、図5(c)に引き続いて、実施形態例2の製造方法に従って実施形態例2のDRAMを製造する際の各工程毎の断面図である。

【図7】

図7(g)から図7(i)は、それぞれ、図6(f)に引き続いて、実施形態例2の製造方法に従って実施形態例2のDRAMを製造する際の各工程毎の断面図である。

【図8】

図8(j)から図8(1)は、それぞれ、図7(i)に引き続いて、実施形態例2の製造方法に従って実施形態例2のDRAMを製造する際の各工程毎の断面図である。

【図9】

図9(a)から図9(c)は、それぞれ、実施形態例3の製造方法に従って実施形態例2のDRAMを製造する際の各工程毎の断面図である。

【図10】

図10は、図9(c)に引き続いて、実施形態例3の製造方法に従って実施形態例2のDRAMを製造する際の工程毎の断面図である。

【図11】

実施形態例3のDRAMの構成を示す断面図である。

【図12】

図12(a)から図12(c)は、それぞれ、実施形態例4の製造方法に従って実施形態例3のDRAMを製造する際の各工程毎の断面図である。

【図13】

図13(d)から図13(f)は、それぞれ、図12(c)に引き続いて、実施形態例4の製造方法に従って実施形態例3のDRAMを製造する際の各工程毎の断面図である。

【図14】

実施形態例1のDRAMの構造を図1の上から見た平面図である。

【図15】

電流ー電圧特性曲線である。

【図16】

図16(a)は従来のDRAMの基板上のワード線層に直交する縦断面を示す 断面図、及び図16(b)のワード線層に平行な縦断面を示す断面図である。

【図17】

ワード線層上のビット線層及びシリンダー型キャパシタ部の垂直縦断面を示す 断面図である。

【図18】

図18(a)から(c)は、従来の方法に従ってDRAMのシリンダー型キャパシタ部を作製する際の工程毎のワード線に直交する縦断面図である。

【図19】

図19(d)と(e)は、それぞれ、図18(c)に続いて、従来の方法に従ってDRAMのシリンダー型キャパシタ部を作製する際の工程毎のワード線に直交する縦断面図及びワード線に平行な縦断面図である。

【図20】

図20(f)から(h)は、それぞれ、図19に続いて、従来の方法に従って DRAMのシリンダー型キャパシタ部を作製する際の工程毎のワード線に平行で 、かつビット線に直交する縦断面図である。

【図21】

図21(i)から(k)は、それぞれ、図20(h)に続いて、従来の方法に 従ってDRAMのシリンダー型キャパシタ部を作製する際の工程毎のワード線に 平行で、かつビット線に直交する縦断面図である。

【符号の説明】

- 10 従来のDRAM
- 12 シリコン基板
- 14 STI (Shallow Trench Isolation、浅素子分離溝)
- 16 リン・ドープト・ポリシリコン膜(DOPOS膜)
- 18 WSi膜
- 20 シリコン窒化膜
- 22 ワード線
- 24 シリコン窒化膜サイドウォール
- 26 第1層間絶縁膜
- 28 セルコンタクトホール
- 30 セルコンタクト・プラグ
- 32 第2層間絶縁膜
- 33 窒化タングステン(WN)膜
- 34 タングステン(W)膜
- 36 シリコン窒化膜
- 38 ビット線
- 40 シリコン窒化膜サイドウォール
- 42 第3層間絶縁膜
- 44 コンタクトホール
- 46 容量コンタクト・プラグ
- 48 第4層間絶縁膜
- 50 シリンダー型キャパシタ形成部
- 52 下部電極
- 54 容量絶縁膜
- 56 上部電極
- 58 キャパシタ部
- 60 実施形態例1のDRAM
- 62 カーボン拡散防止膜としての Si_3N_4 膜
- 70 実施形態例2のDRAM


- 72 カーボン拡散防止膜としてのSi $_3$ N $_4$ 膜
- 80 実施形態例3のDRAM
- 82 カーボン拡散防止膜としての Si_3N_4 膜


【書類名】


図面

【図1】 22 ワード線 24 窒化シリコン膜サイドウォール 実施形態例1の DRAM60の要部 20 窒化シリコン膜 26 第1層間絶緣膜 12 シリコン基板 -16 DOPOS膜 30 セルコンタクト・プラグ -62 Si₃N4膜 -18 WSi膜 62 24 14 ST1


【図2】









【図3】




【図4】




【図5】




【図6】





【図7】




【図8】









【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】








【図17】




【図18】









【図19】






【図20】



2 0

【図21】



特2000-320402

【書類名】

要約書

【要約】

【課題】 カーボンを含む原料ガスを使って成膜した絶縁膜を有するトランジスタ構造をシリコン基板上に備え、かつ所期のトランジスタ特性を示す半導体装置を提供することである。

【解決手段】 本半導体装置 60 は、 $Ta(OC_2H_5)_5$ を使って成膜した Ta_2O_5 膜をキャパシタ部の容量絶縁膜として有する DRAMであって、セルコンタクト・プラグ 30 を形成したコンタクトホール 28 の底部を除くシリコン基板 12 上に、膜厚 100 A の Si_3N_4 膜 62 が、キャパシタ部の容量絶縁膜(Ta_2O_5 膜)を成膜する際に生じるカーボンの拡散を防止するカーボン拡散防止膜として成膜されている。 DRAM は、第 1 層間絶縁膜 26 を貫通して、シリコン基板 12 内に形成された拡散層と接続するセルコンタクト・プラグを備え、カーボン拡散防止膜として、 Si_3N_4 膜が、セルコンタクト・プラグと拡散層との接続部を除いた領域を横断してシリコン基板 12 ないしワード線 22 の上面及び側面に成膜されている。これを除いて、本 DRAM は、従来の DRAM のトランジスタ部及びキャパシタ部と同じ構成を備えている。

【選択図】

図 1

特2000-320402

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社